home *** CD-ROM | disk | FTP | other *** search
/ ETO Development Tools 1 / ETO Development Tools 1.iso / Essentials / Developer Essentials Jul 90 / Technical Docs / Apple II Technical Notes / Technical Notes (Text) / IIGS / TN.IIGS.030 < prev    next >
Encoding:
Text File  |  1990-05-29  |  8.6 KB  |  207 lines  |  [TEXT/pdos]
  1. Apple II
  2. Technical Notes
  3. _____________________________________________________________________________
  4.                                                   Developer Technical Support
  5.  
  6. Apple IIgs
  7. #30:    Apple IIgs Hardware Reference Updates
  8.  
  9. Revised by:    Jim Luther & Rilla Reynolds                           May 1990
  10. Written by:    Rilla Reynolds                                    October 1987
  11.  
  12. This Technical Note includes updates to the Apple IIgs Hardware Reference, 
  13. published by Addison-Wesley.  Please contact Apple II Developer Technical 
  14. Support at the address listed in Apple II Technical Note #0 if you have 
  15. additional corrections or suggestions for these manuals.
  16. Changes since March 1990:  Documented the Control Panel Control Jumper (S1) 
  17. input to the ADB Microcontroller on page 148 of the Second Edition.
  18. _____________________________________________________________________________
  19.  
  20. There are two editions of the Apple IIgs Hardware Reference, the first edition 
  21. (July 1987) which covers the original Apple IIgs only, and the second edition 
  22. (1989) which covers both original Apple IIgs and the 1 MB Apple IIgs.  Because 
  23. page numbers have changed between the two editions and because an update to 
  24. one edition may not be needed in both editions, this Technical Note is divided 
  25. into two sections; one for each edition of the manual.
  26.  
  27.  
  28. Second Edition (1989) Updates
  29.  
  30. Chapter 3:  Memory
  31.  
  32. Page 40, Table 3-2, Bits in the State register:  Switch the given values 
  33. and descriptions for bits 7 and 2 as follows:
  34.  
  35. Bit    Value    Description
  36. _____________________________________________________________________________
  37. 7      1        ALTZP: If this bit is 1, then bank-switched memory, stack, 
  38.                 and direct page are in auxiliary memory.
  39.        0        If this bit is 0, then bank-switched memory, stack, and 
  40.                 direct page are in main memory.
  41. 2      1        LCBNK2:  If this bit is 1, language-card RAM bank 2 is 
  42.                 selected.
  43.        0        If this bit is 0, language-card RAM bank 1 is selected.
  44.  
  45. Chapter 6:  The Apple Desktop Bus
  46.  
  47. Page 148, after final paragraph:  Add a new heading and description:
  48.  
  49. Control Panel Control Jumper
  50.  
  51. The ADB microcontroller provided with the 1 MB Apple IIgs includes an 
  52. input that disables the text Control Panel (normally available via the 
  53. Classic Desk Accessory menu).  This feature allows the system parameters 
  54. to be set and then protected from changes made via the text Control 
  55. Panel.  A jumper across the pins of connector S1 removes the text 
  56. Control Panel from the Classic Desk Accessory menu.  All other installed 
  57. classic desk accessories are still available in the Classic Desk 
  58. Accessory menu when the S1 jumper is installed.  The S1 connector is 
  59. located near the ADB microcontroller at motherboard location F12.
  60.  
  61. Note:  The S1 jumper does not prevent the system parameters from 
  62.        being changed with the graphic Control Panel (a new desk 
  63.        accessory normally available from the Apple menu of the 
  64.        Finder or of any other application that includes the Apple 
  65.        menu).
  66.  
  67. Chapter 7:  Built-in I/O Ports and Clock
  68.  
  69. Page 154, Table 7-3, Disk-port soft switches:
  70. $C0EA    Drive 1 select
  71. $C0EB    Drive 2 select
  72.  
  73. In addition to the corrections listed for Table 7-3, the reference to 
  74. "spindle motor switches" in the paragraph following the table should be 
  75. replaced with "drive enable switches."
  76.  
  77. Page 155, Table 7-4, IWM states:  Change the table to this:
  78.  
  79. Q7    Q6    Drive      Operation
  80. _____________________________________________________________________________
  81. 0     0     enabled    Read Data register
  82. 0     1     -          Read Status register
  83. 1     0     -          Read Handshake register
  84. 1     1     disabled   Write Mode register
  85. 1     1     enabled    Write Data register
  86. _____________________________________________________________________________
  87. 1 = asserted state        0 = negated state    - = do not care
  88.  
  89. Pages 156, Table 7-5, Bits in the Mode register:  Change the description 
  90. for bit 2, value 0 as follows:
  91.  
  92. Bit    Value    Description
  93. _____________________________________________________________________________
  94. 2      1        1-second timer is not selected.
  95.        0        1-second timer selected.  When the current disk drive is 
  96.                 deselected, the drive will remain enabled for 1 second if 
  97.                 this bit is clear.
  98.  
  99.  
  100. First Edition (July 1987) Updates
  101.  
  102. Chapter 3:  Memory
  103.  
  104. Page 36, Table 3-2, Bits in the State register:  Switch the given values 
  105. and descriptions for bits 7 and 2 as follows:
  106.  
  107. Bit    Value    Description
  108. _____________________________________________________________________________
  109. 7      1        ALTZP: If this bit is 1, then bank-switched memory, stack, 
  110.                 and direct page are in auxiliary memory.
  111.        0        If this bit is 0, then bank-switched memory, stack, and 
  112.                 direct page are in main memory.
  113. 2      1        LCBNK2:  If this bit is 1, language-card RAM bank 2 is 
  114.                 selected.
  115.        0        If this bit is 0, language-card RAM bank 1 is selected.
  116.  
  117. Chapter 6:  The Apple Desktop Bus
  118.  
  119. Page 130, Table 6-9, Command byte syntax:  The first row in the table 
  120. should read:
  121.  
  122.     x     x     x     x     0    0    0    0    Send Reset
  123.  
  124. and not
  125.  
  126.     A3    A2    A1    A0    0    0    0    0    Device Reset
  127.  
  128. Page 131, Device Reset:  Replace "Device Reset" with "Send Reset."  The 
  129. paragraph should be:  "When a device receives a Send Reset command, it will 
  130. clear all pending operations and data, and will initialize to the power-on 
  131. state.  The Send Reset command is not device-specific; it is sent to all 
  132. devices simultaneously."
  133.  
  134. Pages 138-139, Collision detection:  The fourth sentence in the last 
  135. paragraph should be:  "By using the Listen register 3 command, the host can 
  136. move the device with the activator pressed."
  137.  
  138. Chapter 7:  Built-in I/O Ports and Clock
  139.  
  140. Page 146, Table 7-3, Disk-port soft switches:
  141. $C0E8    Drive disabled
  142. $C0E9    Drive enabled
  143. $C0EA    Drive 1 select
  144. $C0EB    Drive 2 select
  145.  
  146. In addition to the corrections listed for Table 7-3, the reference to 
  147. "spindle motor switches" in the paragraph following the table should be 
  148. replaced with "drive enable switches."
  149.  
  150. Page 146, Table 7-4, IWM states:  Change the table to this:
  151.  
  152. Q7    Q6    Drive      Operation
  153. _____________________________________________________________________________
  154. 0     0     enabled    Read Data register
  155. 0     1     -          Read Status register
  156. 1     0     -          Read Handshake register
  157. 1     1     disabled   Write Mode register
  158. 1     1     enabled    Write Data register
  159. _____________________________________________________________________________
  160. 1 = asserted state        0 = negated state    - = do not care
  161.  
  162. The following text and table should also be added:
  163.  
  164. "The drive enable switches and the drive select switches control the state 
  165. of the disk port signals DR1 and DR2.  The following table shows the 
  166. relationship between these."
  167.  
  168.     Soft Switches                     |  Disk Port Signals
  169.     $C0E8    $C0E9    $C0EA    $C0EB  |  DR1    DR2
  170. ______________________________________|______________________________________
  171.     1        -        -        -      |  0      0
  172.     -        1        1        -      |  1      0
  173.     -        1        -        1      |  0      1
  174. ______________________________________|______________________________________
  175.     1 = asserted state    0 = negated state    - = do not care
  176.  
  177. Page 147, The Mode register:  The IWM Mode register is a write-only 
  178. register, so disregard the advice to use only a read-modify-write 
  179. instruction sequence when manipulating bits.
  180.  
  181. Pages 147-8, Table 7-5, Bits in the Mode register:  Switch the given values 
  182. and descriptions for bits 1, 2, and 4 as follows:
  183.  
  184. Bit    Value    Description
  185. _____________________________________________________________________________
  186. 4      1        8-MHz read-clock speed selected.
  187.        0        7-MHz read-clock speed selected.  Set to 0 for all Apple 
  188.                 IIGS disk accesses.
  189. 2      1        1-second timer is not selected.
  190.        0        1-second timer selected.  When the current disk drive is 
  191.                 deselected, the drive will remain enabled for 1 second if 
  192.                 this bit is clear.
  193. 1      1        Asynchronous handshake protocol selected; for all except 
  194.                 5.25-inch Apple disk drives.
  195.        0        Synchronous handshake protocol selected; for 5.25-inch Apple 
  196.                 disk drives.
  197.  
  198. Chapter 8:  I/O Expansion Slots
  199.  
  200. Page 167, Direct memory access:  DMA bank register location is $C037.
  201.  
  202.  
  203. Further Reference:
  204. _____________________________________________________________________________
  205.   o  Apple IIGS Hardware Reference, First and Second Editions
  206.  
  207.